Scheduler device and method for dynamic loop-to-processor mapping

Dispositif programmateur et procédé de mappage dynamique boucles-processeurs

Abstract

A scheduler device and a method for mapping program blocks to cores of a heterogeneous multi-core system, comprising at least two types of cores, c 1 , c 2 , the method comprising the steps of: estimating (S1), in run-time, available resources of the heterogeneous multi-core system for parallel execution of at least one program block; determining (S2) a first number of loops, n1, and a second number of loops, n2, of the program block, to be associated with each of the at least two types of cores of the heterogeneous multi-core system, wherein a total number of loops, N=n 1 +n 2 , of the program block is to be executed in the heterogeneous multi-core system on the estimated available resources; checking (S3) a power consumption condition, and if the power consumption condition is not satisfied, modifying a clock frequency, f 1 of the first type, c 1 cores and determining again the first, n 1 , and the second, n 2 , number of loops to be associated with each of the at least two types, c 1 , c 2 , of cores; and parallel executing (S4) the determined first number, n 1 , of loops on the available cores of the first type, c 1 , and the determined second number, n 2 , of loops on the available cores of the second type, c 2 , of the heterogeneous multi-core system.
L'invention concerne un dispositif programmateur et un procédé de mappage de blocs de programme vers des cœurs d'un système multicœurs hétérogène, comportant au moins deux types de cœurs, c 1 , c 2 , le procédé comportant les étapes consistant à: estimer (S1), au moment de l'exécution, des ressources disponibles du système multicœurs hétérogène pour l'exécution parallèle d'au moins un bloc de programme; déterminer (S2) un premier nombre de boucles, n1, et un deuxième nombre de boucles, n2, du bloc de programme, à associer à chacun desdits au moins deux types de cœurs de le système multicœurs hétérogène, un nombre total de boucles, N=n 1 +n 2 , du bloc de programme étant appelé à être exécuté dans le système multicœurs hétérogène sur les ressources disponibles estimées; vérifier (S3) une condition de consommation énergétique et, si la condition de consommation énergétique n'est pas satisfaite, modifier une fréquence d'horloge, f 1 des cœurs du premier type, c 1 et déterminer à nouveau le premier, n 1 , et le deuxième, n 2 , nombre de boucles à associer à chacun desdits au moins deux types, c 1 , c 2 , de cœurs; et exécuter en parallèle (S4) le premier nombre n 1 déterminé de boucles sur les cœurs disponibles du premier type, c 1 , et le deuxième nombre n 2 , déterminé de boucles sur les cœurs disponibles du deuxième type, c 2 , du système multicœurs hétérogène.

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (4)

    Publication numberPublication dateAssigneeTitle
    EP-1574965-B1June 13, 2007Interuniversitair Micro-Elektronica Centrum, Xilinx, Inc.Heterogenes Mehrrechnersystem in Form eines Network on Chip, sowie Verfahren und Betriebssystem zur Kontrolle desselben
    EP-1966673-A2September 10, 2008Nxp B.V.Auf einer leistungsanalyse basierende leistungsverwaltung auf systemebene
    US-2008301474-A1December 04, 2008Nxp B.V.Performance Analysis Based System Level Power Management
    US-2014189299-A1July 03, 2014Paolo Narvaez, Ganapati N. Srinivasa, Eugene Gorbatov, Dheeraj R. Subbareddy, Mishali Naik, Alon Naveh, Abirami Prabhakaran, Eliezer Weissmann, David A. Koufaty, Paul Brett, Scott D. Hahn, Andrew J. Herdrich, Ravishankar Iyer, Nagabhushan Chitlur, Inder M. Sodhi, Gaurav Khanna, Russell J. FengerHetergeneous processor apparatus and method

NO-Patent Citations (0)

    Title

Cited By (0)

    Publication numberPublication dateAssigneeTitle